

## EE204 – Analog Elektronik 1

# Deney 6


# JFET Yükseltici

## Prosedür

1) Şekilde verilen devreyi,  $R_D = 100 \Omega$  ve  $V_{DD} = 10 \text{ V}$  olmak üzere herhangi bir simülasyon programında kurun. Simülasyon programı olarak LTspice'ı tercih ediyorsanız component kısmına "njf" yazarak JFET yükselticine ulaşabilirsiniz.

a) Kanal akımının ( $I_{DQ}$ ) grafiğini kapı-kaynak (gate-source) ( $V_{GS}$ ) gerilimine göre çizin.

Not: VGG geriliminin farklı değerleri için kanal akımını ve kapı-kaynak voltajını ölçüp bulduğunuz sonuçları Word, Excel veya Matlab'da çizdirebilirsiniz.




b) Kanal akımının maksimum seviyesini ve transistörün doyum (pinch-off) gerilimini belirleyin.

2) Şekilde verilen devreyi,  $R_D = 4.3 \text{ k}\Omega$ ,  $R_G = 330 \text{ k}\Omega$ ,  $C_1 = C_2 = 1 \mu\text{F}$  ve  $V_{DD} = 10 \text{ V}$  olacak şekilde kurun.  $R_S$  direnci yerine, seri bağlı olacak şekilde  $1 \text{ k}\Omega$  pot ve  $470\Omega$  dirençlerini kullanın.

a)  $1 \text{ mA}$  kanal akımı (drain current) elde etmek için potansiyometreyi ayarlayın.

Not: Kullandığınız simülasyon programında potansiyometreyi bulamazsanız farklı direnç değerlerini kullanarak deneme yanılma metoduyla da sonuca ulaşabilirsiniz.



b) Aşağıda belirtilen gerilim ve akım değerlerini ölçün ve kaydedin.

$V_G =$

$V_S =$

$V_D =$

$V_{GS} =$

$V_{DS} =$

$I_G =$

$I_S =$

$I_D =$

**3) Kurduğunuz yükseltecin girişine ( $V_i$ ) 10 kHz, 100 mV tepe değerli sinüs dalgası uygulayın. Simülasyon programının osiloskop ekranında aynı anda  $V_i$  ve  $V_o$  değerlerini gözlemleyin. Grafikleri raporunuza ekleyin.**

**a) Giriş ve çıkış voltajlarının tepe değerlerini ölçün ve kaydedin. Bunları kullanarak gerilim kazancını hesaplayın.**

**$V_i =$**

**$V_o =$**

**$A_v =$**